RSS
 
HOME > CPLD/FPGA(11)

¾¦ÉʰìÍ÷

ʤӽ硧

ÀâÌÀÉÕ¤­ / ¼Ì¿¿¤Î¤ß

1·ï¡Á10·ï ¡ÊÁ´10·ï¡Ë

Xilinx SP3S400³«È¯¥Ü¡¼¥É
ºß¸Ë ¡û

Xilinx SP3S400³«È¯¥Ü¡¼¥É

22,800±ß(Àǹþ)
¡üXilinx¼ÒÀ½Spartan3¥·¥ê¡¼¥ºXC3S400¤òÅëºÜ ¡ü¥³¥ó¥Õ¥£¥®¥å¥ì¡¼¥·¥ç¥ó¥Ç¥Ð¥¤¥¹XCF02S ¡üSRAM(512KB) ¡üSDRAM(8MB)¡üFLASH(2MB) ¡ü50MHz¿å¾½È¯¿¶´ï¡¡¡ü¿¼ïÎൡǽ¤Î¥¤¥ó¥¿¥Õ¥§¡¼¥¹ÉÕ¤­¡¢¥µ¥ó¥×¥ë¥½¡¼¥¹¤¿¤¯¤µ¤ó¡¢¤¹¤Ù¤ÆHP¤Ç¸ø³«¡£Xilinx FPGA¤Î¥¹¥¿¡¼¥È¥­¥Ã¥È¡¢À߷׸¦µæ¥­¥Ã¥È¤È¤·¤Æ¤ª´«¤á¤Ç¤¹¡£
FPGA/CycloneIII EP3C25Q240+EPCS16¥Ü¡¼¥É+V5³ÈÄ¥´ðÈÄ
ºß¸Ë ¡û

FPGA/CycloneIII EP3C25Q240+EPCS16¥Ü¡¼¥É+V5³ÈÄ¥´ðÈÄ

31,080±ß(Àǹþ)
¡üAltera¼ÒCyclone­·¡¡EP3C25Q240¤òÅëºÜ ¡ü¥³¥ó¥Õ¥£¥®¥å¥ì¡¼¥·¥ç¥ó¥Ç¥Ð¥¤¥¹EPCS16(16Mbit) ¡üSDRAM(8MB) ¡üFLASH(8MB) ¡üÆó¤Ä¤Î50MHz¿å¾½È¯¿¶´ï¡¡¡ü¿¼ïÎൡǽ¤Î¥¤¥ó¥¿¥Õ¥§¡¼¥¹ÉÕ¤­

¢¨FPGAÆâ¤Ë¥½¥Õ¥ÈCPU¤ò¼ÂÁõ¤·¤Æ¡¢CPU¤È¼þÊÕµ¡Ç½¤ò°ì¤Ä¤Î¥Á¥Ã¥×¤Ë¼ÂÁõ¤·¤¿SoC(System On a Chip)¤Î¼Â¸³¤äɾ²Á¤¬²Äǽ¤Ç¤¹¡£
FPGA/CycloneII EP2C20Q240+EPCS4¥Ü¡¼¥É+V5³ÈÄ¥´ðÈÄ
ºß¸Ë ¡û

FPGA/CycloneII EP2C20Q240+EPCS4¥Ü¡¼¥É+V5³ÈÄ¥´ðÈÄ

27,800±ß(Àǹþ)
¡üAltera¼ÒCycloneII¡¡EP2C20Q240¤òÅëºÜ ¡ü¥³¥ó¥Õ¥£¥®¥å¥ì¡¼¥·¥ç¥ó¥Ç¥Ð¥¤¥¹EPCS4(4Mbit) ¡üSDRAM(8MB) ¡üFLASH(8MB) ¡üÆó¤Ä¤Î50MHz¿å¾½È¯¿¶´ï¡¡¡ü¿¼ïÎൡǽ¤Î¥¤¥ó¥¿¥Õ¥§¡¼¥¹ÉÕ¤­

¢¨FPGAÆâ¤Ë¥½¥Õ¥ÈCPU¤ò¼ÂÁõ¤·¤Æ¡¢CPU¤È¼þÊÕµ¡Ç½¤ò°ì¤Ä¤Î¥Á¥Ã¥×¤Ë¼ÂÁõ¤·¤¿SoC(System On a Chip)¤Î¼Â¸³¤äɾ²Á¤¬²Äǽ¤Ç¤¹¡£
FPGA/Cyclone II¡¡EP2C8Q208¥Ü¡¼¥É¡Ê3.5¡ÉTFT±Õ¾½¥¿¥Ã¥Á¥Ñ¥Í¥ëÉÕ¤­¡Ë
ºß¸Ë ¡û

FPGA/Cyclone II¡¡EP2C8Q208¥Ü¡¼¥É¡Ê3.5¡ÉTFT±Õ¾½¥¿¥Ã¥Á¥Ñ¥Í¥ëÉÕ¤­¡Ë

29,800±ß(Àǹþ)
¡üAltera¼ÒCyclone II EP2C8Q208¤òÅëºÜ ¡üNIOS II ¥½¥Õ¥È¥×¥í¥»¥Ã¥µ250MHz ¡ü¥³¥ó¥Õ¥£¥®¥å¥ì¡¼¥·¥ç¥ó¥Ç¥Ð¥¤¥¹EPCS4(4Mbit) ¡üSDRAM(64Mbit) ¡üFlash(32Mbit) ¡ü50MHz¿å¾½È¯¿¶´ï ¡üUSB Blasterµ¡Ç½Æâ¢ ¡üUSBµëÅÅ ¡ü3.5¥¤¥ó¥Á¤Î¥¿¥Ã¥Á¥Ñ¥Í¥ëÉÕ¤­

¢¨FPGAÆâ¤Ë¥½¥Õ¥ÈCPU¤ò¼ÂÁõ¤·¤Æ¡¢CPU¤È¼þÊÕµ¡Ç½¤ò°ì¤Ä¤Î¥Á¥Ã¥×¤Ë¼ÂÁõ¤·¤¿SoC(System On a Chip)¤Î¼Â¸³¤äɾ²Á¤¬²Äǽ¤Ç¤¹¡£
FPGA/Cyclone II¡¡EP2C8Q208¥Ü¡¼¥É¡Ênew¡Ë
ºß¸Ë ¡û

FPGA/Cyclone II¡¡EP2C8Q208¥Ü¡¼¥É¡Ênew¡Ë

11,800±ß(Àǹþ)
¡üAltera¼ÒCyclone II EP2C8Q208¤òÅëºÜ ¡üNIOS II ¥½¥Õ¥È¥×¥í¥»¥Ã¥µ250MHz ¡ü¥³¥ó¥Õ¥£¥®¥å¥ì¡¼¥·¥ç¥ó¥Ç¥Ð¥¤¥¹EPCS4(4Mbit) ¡üSDRAM(64Mbit) ¡ü50MHz¿å¾½È¯¿¶´ï

¢¨FPGAÆâ¤Ë¥½¥Õ¥ÈCPU¤ò¼ÂÁõ¤·¤Æ¡¢CPU¤È¼þÊÕµ¡Ç½¤ò°ì¤Ä¤Î¥Á¥Ã¥×¤Ë¼ÂÁõ¤·¤¿SoC(System On a Chip)¤Î¼Â¸³¤äɾ²Á¤¬²Äǽ¤Ç¤¹¡£
CPLD/FPGAÍѤΥ¤¥ó¥¿¥Õ¥§¡¼¥¹¡¦¥Ü¡¼¥É¡Ênew¡Ë
ºß¸Ë ¡û

CPLD/FPGAÍѤΥ¤¥ó¥¿¥Õ¥§¡¼¥¹¡¦¥Ü¡¼¥É¡Ênew¡Ë

5,200±ß(Àǹþ)
¢¨CPLD/FPGAÍѤΥ¤¥ó¥¿¥Õ¥§¡¼¥¹¡¦¥Ü¡¼¥É
¡üLED£ø8 ¡ü4¥Ó¥Ã¥ÈDIP¥¹¥¤¥Ã¥Á ¡ü¥Ü¥¿¥ó£ø4 ¡üPS2£ø1 ¡üVGA£ø1 ¡üRS232£ø1 ¡ü1602±Õ¾½I/F£ø1 ¡ü7¥»¥°¥á¥ó¥ÈLED£ø8 ¡üBeep£ø1 ¡üSD¥«¡¼¥É¥¹¥í¥Ã¥È£ø1 ¡üADC£ø1 ¡üDAC£ø1¤Ê¤É ¡¡
FPGA/Cyclone II¡¡EP2C5T144¥Ü¡¼¥É
ºß¸Ë ¡ß
¥é¥ó¥­¥ó¥°10

FPGA/Cyclone II¡¡EP2C5T144¥Ü¡¼¥É

6,280±ß(Àǹþ)
¡üAltera¼ÒCyclone II EP2C5T144¤òÅëºÜ ¡ü¥³¥ó¥Õ¥£¥®¥å¥ì¡¼¥·¥ç¥ó¥Ç¥Ð¥¤¥¹EPCS1(1Mbit) ¡ü50MHz¿å¾½È¯¿¶´ï
CPLD/MAX II EPM240¥Ü¡¼¥É
ºß¸Ë ¡û

CPLD/MAX II EPM240¥Ü¡¼¥É

2,800±ß(Àǹþ)
¡üAltera¼Ò¤ÎMAXII/EPM240ÅëºÜ ¡ü50MHz¿å¾½È¯¿¶´ï¤òÅëºÜ

¢¨¼ê·Ú¤Ë¤Ï¤¸¤á¤ëCPLD/FPGA
FPGA¥Ü¡¼¥É
ºß¸Ë ¢¤

FPGA/Cyclone II¡¡EP2C8Q208¥Ü¡¼¥É

10,800±ß(Àǹþ)
¡üAltera¼ÒCyclone II EP2C8Q208¤òÅëºÜ ¡üNIOS II ¥½¥Õ¥È¥×¥í¥»¥Ã¥µ250MHz ¡ü¥³¥ó¥Õ¥£¥®¥å¥ì¡¼¥·¥ç¥ó¥Ç¥Ð¥¤¥¹EPCS4(4Mbit) ¡üSDRAM(64Mbit) ¡ü50MHz¿å¾½È¯¿¶´ï

¢¨FPGAÆâ¤Ë¥½¥Õ¥ÈCPU¤ò¼ÂÁõ¤·¤Æ¡¢CPU¤È¼þÊÕµ¡Ç½¤ò°ì¤Ä¤Î¥Á¥Ã¥×¤Ë¼ÂÁõ¤·¤¿SoC(System On a Chip)¤Î¼Â¸³¤äɾ²Á¤¬²Äǽ¤Ç¤¹¡£
Xilinx XC9572XL CPLD³«È¯¥­¥Ã¥È
ºß¸Ë ¡û

Xilinx XC9572XL CPLD³«È¯¥­¥Ã¥È

2,680±ß(Àǹþ)
¡üXilinx¼ÒÀ½XC9572XL-10VQG44C¥Þ¥¤¥³¥óÅëºÜ¡üJTAG¥¤¥ó¥¿¥Õ¥§¡¼¥¹ÅëºÜ ¡ü50MHz¿å¾½È¯¿¶´ïÅëºÜ ¡üÈÆÍÑLED x 4¡ü3.3V ¥ì¥®¥å¥ì¡¼¥¿¤ò¼ÂÁõ¡¢AMS1117-3.3 ¡üDC 5VµëÅÅ¡¢ÅŸ»SWÉÕ¤­¡¡¡ü¤¹¤Ù¤Æ¤ÎIO¤ò2.54mm³ÈÄ¥¥Ô¥ó¥Ø¥Ã¥À¤Ç°ú¤­½Ð¤·

1·ï¡Á10·ï ¡ÊÁ´10·ï¡Ë